« あけまして | メイン | 始動中 »

2008年01月05日

R700の構造を推定する

といっても、何か確たる情報があるとかいう話ではなく、モジュール構造というあたりから推定というか、技術的可能性をつらつら考えてるだけなんですが。

あと、こーいうところに書いてると「原稿にしろ」と編集氏に怒られそうな気もしますが、まぁいいや(笑)

まず、コンポーネントは大きく2つ。便宜上Shader Coreと名づけてますが
R700_Fig01.png
こんな具合にメモリコントローラとShaderのみを搭載したコアがあるだろう、と。それとControl Coreと名づけてますが
R700_Fig02.png
こんな具合に、Shaderへの命令発行とか(書いてませんがAvivoなどのアクセラレータ)、PCIeのI/FやDVI/HDMI/DisplayPortのI/F、恐らくHDCPなんかも統合したコアが別にあるだろう、と。

で、ローエンドは本当に
R700_Fig03.png
こんな具合に最小構成。メインストリームは
R700_Fig04.png
と、2ないし4つのShader Coreを持つ構成。ハイエンドで
R700_Fig05.png
8コアとか、ひょっとするともっと多いこともありえるでしょうね。12とか。

で、Shader CoreがどのくらいのShaderを持つかというのは、実はRing Busの幅で決まりそう。この構成だと、Ring Busの幅×4のピンが必要になるわけで、例えば128bit Busにするとそれだけで512pin。Pad Limitを考えると、これは結構なダイサイズ(4mm角じゃ効かないでしょうねぇ)になるので、ちょっと無駄が多すぎ。ですから、バス幅は片方向64bit程度に減るか、と。これだと×4でも256本ですし。バス幅が減った分は、転送速度の向上でカバーする方向で考えれば良いでしょう。これで、SCのサイズを3mm角前後(ダイサイズにして10平方mm前後)に抑え切れれば、バリュー向けとか将来のCPUへの統合にも十分対応できるでしょう。性能面では、例えば8個の構成で各SCが40のShaderを持てば、合計320でRADEON HD 3870と同等。で、各SCが64bit幅(GDDR×2)のメモリI/Fを持つと、合計で512bit幅になって、性能次第ではRADEON HD 3870を上回れるか、と。プロセスが本当に45nmまで入ったら、もっと沢山シェーダーが入りそうです。

この方式だと、チップそのものはかなり肥大化するんでしょうけど、SCとCCが分離していて、各々のダイサイズはそれほど大きくないから、Yieldはかなり高いでしょう。ターゲットにあわせたラインナップも作りやすいですし。

とりあえずロードマップ原稿を書いたときには、こんな構造が頭の中にあった、という話です。本当かどうかは知りません(笑)

投稿者 ohara : 2008年01月05日 13:10

トラックバック

このエントリーのトラックバックURL:
http://www.nekobaka.com/cgi-bin/MT-3.11/mt-tb.cgi/336

コメント

私は某海外掲示板に
こんな形で予想を投稿してみました。
http://xs123.xs.to/xs123/08015/rr77.jpg
GPU0-3 : pure graphics processors
IO : UVD,PCI-E,RAMDAC,etc

If 4 die GPU is true, it might look like very well for Opteron.

確かに先生の予想のようにR600で言うコマンドプロセッサ
スレッドディスパッチプロセッサ的なものは
一箇所にまとめてshaderを統括した方が良いのかもしれませんね。
(3dlabsのWildcat Realizm 800が頭をかすめました)

有難うございます。

投稿者 ita : 2008年01月05日 15:39

一点だけ。

お願いだから先生はやめてください。

投稿者 ohara : 2008年01月05日 19:30

了解しました。

投稿者 ita : 2008年01月05日 20:45

ああ、勿体無い……。

投稿者 某2軍 : 2008年01月06日 04:07

コメントしてください




保存しますか?

(書式を変更するような一部のHTMLタグを使うことができます)