« 遊んで(?)たら3月も1/3終了 | メイン | あれ?もうこんな時期... »

2008年03月12日

本当かどうかはともかく

こーいう話が出ている。出典がFudzillaっつーあたりがちょっとアレだが。

で、ここでも書いた通り、Phenomは待機時の消費電力が妙に多い。BIUに大差ないとすると(これも実はHT3対応で大きく変わってる可能性が無いとは言えない)、最大の差はL3 Cacheということになる。なので、もしPropusがL3なしだとすると、待機時の消費電力が15W位落ちても不思議ではない。

もっとも45nm SOIに移行するタイミングで内部の設計がやり直されていてほしいと願っているので、これが実現していれば、L3はそれほど大きなファクターとはならないかもしれないが。

*****
今年は出張スケジュールが重なりまくり。

ESC SJの裏でCool Chipsが被ってた(T_T)事が昨日発覚。結構惜しかったけど、20日まで日本に戻れないのでもうどうしようもない。
*****
6月も凄い事になってて頭痛いのだが、8月もえらいことに。IDFとHot Chips/Hot Interconnectに加えてこんなものまで。これ、ものすごく行きたいけど、そうなると8月を全部アメリカで暮らす事になりかねない。さすがにそれはちょっとアレすぎる。

....はっ! IDF止めればいいのでは(殴

投稿者 ohara : 2008年03月12日 06:08

トラックバック

このエントリーのトラックバックURL:
http://www.nekobaka.com/cgi-bin/MT-3.11/mt-tb.cgi/355

コメント

IntelのようにキャッシュにSleep Transistorを導入してないのが大きいのでしょうか。
全体のリーク電流はトランジスタ数に大いに影響されますが、Barcelonaだとトランジスタの半分はキャッシュですし。
あとCnQ2.0を有効にしてもNB+L3部の電圧は変化しなかったように思います。(うちの環境だけ?)
アイドル時で電圧が下がらないのも消費電力には痛手ですね。

投稿者 shrift : 2008年03月12日 16:51

Sleep Transistorは一つの階ではあると思いますが、それしか手が無いわけじゃないとも思うので。

個人的には、やたらめったら高速なL3のExclusive Cacheに非常に疑問を覚えてまして、キャッシュそのものはともかく、TagRAMはかなり高速なんじゃなかろうか、と。Tag見て判断するわけですから。で、TagRAMにLow Vtのトランジスタ使ってたらヤダなぁ、と。これだとすると、原理的に省電力化がすごく難しい気がします。

投稿者 ohara : 2008年03月13日 04:44

確かにTulsaみたいにLgを長くする方法なんかもありますね。
他にもBody-Biasもありますが、SOIにBody-Biasは厳しいという話を昔聞いたことがあります。とはいえ今は開発が進んでて問題ないかもしれません。

TagRAMですか。だとすると確かにリーク電流を減らすのは厳しいですね。
性能を落とすしか無いような。

ちなみにAMDはTriple VtはK8(たぶん90nm)から採用してみるみたいです。
後藤氏の記事にありましたがISSCC2006では各Vtの採用割合も公表されたみたいです。
90nmでTriple Vtを実現してるなら65nmでも用意してるんじゃないでしょうか。
どちらにしろBarcelonaはチューニング不足だとは思いますけどね。

投稿者 shrift : 2008年03月15日 08:29

あれー、とか思ってISSCC 2006の資料見ると"in a 90nm triple-Vt partially-depleted SOI process with 9 layers of copper interconnect"とか書いてありますね<おい
ということは65nmもこれで行くんだろうな。問題は45nmで、こうなるとVt4種類かしらん?

投稿者 ohara : 2008年03月17日 05:40

コメントしてください




保存しますか?

(書式を変更するような一部のHTMLタグを使うことができます)